Николаева Екатерина Александровна
Основная информация |
Публикации |
Методические пособия |
Программа повышения конкурентоспособности |
История состояний |
{"":{"code":null,"name":null}}
Галушина Т.Ю., Николаева Е.А., Красавин Д.С., Летнер О.Н. Использование нейронных сетей для классификации резонансного движения астероидов // Актуальные проблемы современной механики сплошных сред и небесной механики - 2021: материалы XI Всероссийской научной конференции с международным участием. Томск: Изд-во Том. ун-та, 2022. С. 273‒276.
Matrosova A.Yu., Chernyshov S.V., Kim O.Kh., Nikolaeva E.A. Constructing a Sequence Detecting Robustly Testable Path Delay Faults in Sequential Circuits // Automation and Remote Control. 2021. Vol. 82, № 11. P. 1949‒1965. DOI: 10.1134/S0005117921110102
Матросова А.Ю., Провкин В.А., Тычинский В.З., Николаева Е.А., Гошин Г.Г. Построение с использованием SAT-решателей схем, маскирующих логические неисправности и вредоносные подсхемы управляющих компонент сложных физических систем //Известия вузов. Физика. 2020. Т. 63, № 12. С. 114-123.
Матросова А.Ю., Чернышов С.В., Ким О.Х., Николаева Е.А. Построение последовательности, обнаруживающей робастно тестируемые неисправности задержек путей в схемах с памятью // Автоматика и телемеханика. 2021. № 11. С. 148‒168. DOI: 10.31857/S0005231021110106
Masking Circuit Faults and Trojan Circuit Injections Using Sat Solvers / Matrosova A.Yu., Provkin V.A., Tychinskiy V.Z., Nikolaeva E.A. [et al] // Russian Physics Journal. 2021. Vol. 63, № 12. P. 2178‒2188. DOI: 10.1007/s11182-021-02287-5
Matrosova A., Provkin V., Nikolaeva E. Masking Internal Node Faults and Trojan Circuits in Logical Circuits //Proceedings of 2019 IEEE East-West Design & Test Symposium (EWDTS), 13-16 september 2019, Batumi. Kharkov: IEEE, 2019. P. 416-419.
Matrosova A.Yu., Andreeva V.V., Nikolaeva E.A. Finding Test Pairs for PDFs in Logic Circuits Based on Using Operations on ROBDDs // Russian Physics Journal. 2018. Vol. 61, № 5. P. 994‒999. DOI: 10.1007/s11182-018-1488-1
Матросова А.Ю., Останин С.А., Николаева Е.А. Синтез частично программируемых схем, маскирующих логические неисправности элементов //Новые информационные технологии в исследовании сложных структур : материалы Двенадцатой конф. с междунар. участием, 4-8 июня 2018 г. Томск: Издательский Дом ТГУ, 2018. С. 73-74.
Матросова А.Ю., Останин С.А., Николаева Е.А. Синтез частично программируемых схем, ориентированный на маскирование вредоносных подсхем (Trojan Circuits) // Труды Института системного программирования РАН. 2017. Т. 29, № 5. С. 61‒74. DOI: 10.15514/ISPRAS-2017-29(5)-4
Matrosova A.Yu., S.A. Ostanin, I.E. Kirienko, E.A. Nikolaeva. A fault-tolerant sequential circuit design for stuck-at faults and path delay faults // Вестник Томского государственного университета. Управление, вычислительная техника и информатика. 2017. № 41. P. 61‒68.
Matrosova A.Y., Nikolaeva E.A., Rumyanceva E.V. Delay testable logical circuit design // Russian Physics Journal. 2013. Vol. 55, № 11. P. 1370‒1372. DOI: 10.1007/s11182-013-9969-8
Matrosova A., Mitrofanov E.V., Ostanin S., Nikolaeva E. Detection and Masking of Trojan Circuits in Sequential Logic // Proceedings of IEEE East-West Design & Test Symposium (EWDTS’2017) Novi Sad, Serbia, 29 september - 2 october 2017. Kharkov: IEEE Computer Society, 2017. P. 137‒140. DOI: 10.1109/EWDTS.2017.8110101
Matrosova A., Ostanin S., Kirienko I., Nikolaeva E. Fault-tolerant high performance scheme design //Proceedings of IEEE East-West Design & Test Symposium (EWDTS’2015). Ukraine, Kharkov: SCITEPRESS, 2015. P. 1-4.
Николаева Е.А., Останин С.А., Матросова А.Ю. Функции алгебры логики: учебно-методическое пособие. Томск: Изд-во Том. ун-та, 2013. 47 с.
Останин С.А., Матросова А.Ю., Кириенко И.Е., Николаева Е.А. Синтез отказоустойчивых последовательностных схем для неисправностей задержек путей //Известия вузов. Физика. 2016. Т. 59, № 8/2. С. 76-78.
Matrosova A., Ostanin S., Kirienko I., Nikolaeva E. A Fault-tolerant Sequential Circuit Design for SAFs and PDFs Soft Errors //2016 IEEE 22nd International Symposium on On-Line Testing and Robust System Design (IOLTS). Sant Feliu de Guixols, Spain: Institute of Electrical and Electronics Engineers Inc., 2016. P. 1-2. URL: http://ieeexplore.ieee.org/stamp/stamp.jsp?tp=&arnumber=7604655&isnumber=7604654.
Останин С.А., Матросова А.Ю., Кириенко И.Е., Николаева Е.А. Синтез отказоустойчивых последовательностных схем для неисправностей задержек путей //Новые информационные технологии в исследовании сложных структур : материалы 11-й международной конференции, 6–10 июня 2016 г. Томск: Издательский Дом ТГУ, 2016. С. 59-60.
Matrosova A.Yu., Ostanin S.A., Nikolaeva E. A., Kirienko I.E. Fully delay and multiple stuck-at fault testable sequential circuit design // Вестник Томского государственного университета. Управление, вычислительная техника и информатика. 2015. № 4(33). P. 82‒90.
Matrosova A.Yu., Ostanin S.A., Kirienko I.E., Nikolaeva Ekaterina Aleksandrovna. Fault-tolerant High Performance Scheme Disign //Proceedings of IEEE East-West Design & Test Symposium (EWDTS’2015). Ukraine, Kharkov: SCITEPRESS, 2015. P. 286-289.
Matrosova A.Yu., Kudin D.V., Nikolaeva E.A. Combinational Circuits without False Paths //Proceedings of IEEE East-West Design & Test Symposium (EWDTS 2014). Kiev, Ukraine, 2014. P. 179-184.
Matrosova A.Yu., Nikolaeva E.A., Singh V., Kudin D.V. PDF testability of the circuits derived by special covering ROBDDs with gates //Proceedings of IEEE East-West Design&Test Symposium (EWDTS 2012). Ukrain, 2012. P. 146-150.
Матросова А.Ю., Громов М.Л., Жамнов В.В., Николаева Е.А. Поиск простой цепи ограниченной длины в условиях динамически изменяющихся весов дуг //Известия вузов. Физика. 2013. Т. 56, № 9/2. С. 159-162.
Матросова А.Ю., Кудин Д.В., Николаева Е.А. Обеспечение тестируемостизадержек путей при синтезе схем покрытием BDD-графов // Вестник Томского государственного университета. Управление, вычислительная техника и информатика. 2013. № 2(23). С. 130‒139.
Матросова А.Ю., Николаева Е.А., Сингх В. Синтез дискретных схем, контроле пригодных относительно неисправностей задержек путей //Новые информационные технологии в исследовании сложных структур. Материалы девятой Российской конференции с международным участием. Томск: Изд-во НТЛ, 2012. С. 66.
Матросова А.Ю., Николаева Е.А., Румянцева Е.В. Синтез логических схем, контролепригодных относительно неисправностей задержек путей //Известия вузов. Физика. 2012. Т. 55, № 11. С. 114-116.
Matrosova A.Yu., Nikolaeva E.A., Ostanin S.A., Singh V. Robust PDFs testing of combinational circuits based on covering BDDs // Вестник Томского государственного университета. Управление, вычислительная техника и информатика. 2012. № 3(20). P. 129‒138.
E. Nikolaeva, S. Ostanin, A. Matrosova, V. Singh. Robust PDFs Testing of Combinational Circuits based on Covering BDDs //Proceeding of IEEE Twelfth Workshop on RTL and High Level Testing (WRTLT2011). Jaipur, 2011. P. 1-6.
Матросова А.Ю., Кудин Д.В., Николаева Е.А. Обнаружение ложных путей в комбинационной схеме // Вестник Томского государственного университета. Управление, вычислительная техника и информатика. 2011. № 2(15). С. 99‒107.
E. Nikolaeva, S. Ostanin, A. Matrosova, V. Singh. PDFs Testing of Circuits Based on Covering BDDs //Proc. of the WiP Session of the 14th EUROMICRO Conference on Digital System Design. Оулу, 2011. P. 15-16.