Останин Сергей Александрович
Основная информация |
Публикации |
Методические пособия |
Программа повышения конкурентоспособности |
История состояний |
{"":{"code":null,"name":null}}
Останин С.А., Матросова А.Ю., Андреева В.В. Построение аппроксимирующих схем для синхронных автоматов в рамках технологии троирования // Вестник Томского государственного университета. Управление, вычислительная техника и информатика. 2023. № 62. С. 124‒131. DOI: 10.17223/19988605/62/14
Matrosova A.Yu., Ostanin S.A., Goshin G.G. Deriving Approximate Logic Circuits for TMR Technique // Russian Physics Journal. 2022. Vol. 65, № 4. P. 751‒760. DOI: 10.1007/s11182-022-02693-3
Останин С.А., Матросова А.Ю., Андреева В.В. Построение аппроксимирующих схем для синхронных автоматов в рамках технологии троирования // Новые информационные технологии в исследовании сложных структур: материалы Четырнадцатой международной конференции, 19-24 сентября 2022 г. Томск: Изд. дом Том. гос. ун-та, 2022. С. 78‒79.
Матросова А.Ю., Останин С.А., Гошин Г.Г. Построение аппроксимирующих схем в режиме троирования // Известия высших учебных заведений. Физика. 2022. Т. 65, № 4. С. 150‒159. DOI: 10.17223/00213411/65/4/150
Matrosova A., Ostanin S., Chernyshov S. Masking Robust Testable PDFs //Proceedings of 2019 IEEE East-West Design & Test Symposium (EWDTS), 13-16 september 2019, Batumi. Kharkov: IEEE, 2019. P. 420-423.
Matrosova A., Ostanin S., Chernyshov S. Finding False Paths for Sequential Circuits Using Operations on ROBDDs //2018 IEEE 24th International Symposium on On-Line Testing and Robust System Design (IOLTS 2018), 2-4 july 2018. [S. l.]: Institute of Electrical and Electronics Engineers Inc., 2018. P. 240-242. URL: https://ieeexplore.ieee.org/document/8474213 (date of access: 25.12.2018).
Матросова А.Ю., Останин С.А., Чернышов С.В. Поиск ложных путей в логических схемах из двухвходовых вентилей с использованием операций над ROBDD-графами //Новые информационные технологии в исследовании сложных структур : материалы Двенадцатой конф. с междунар. участием, 4-8 июня 2018 г. Томск: Издательский Дом ТГУ, 2018. С. 88-89.
Останин С.А., Лавров В.А., Третьяков Д.А. Синтез отказоустойчивых автоматных сетей для неисправностей задержек путей //Новые информационные технологии в исследовании сложных структур : материалы Двенадцатой конф. с междунар. участием, 4-8 июня 2018 г. Томск: Издательский Дом ТГУ, 2018. С. 75-77.
Матросова А.Ю., Останин С.А., Николаева Е.А. Синтез частично программируемых схем, маскирующих логические неисправности элементов //Новые информационные технологии в исследовании сложных структур : материалы Двенадцатой конф. с междунар. участием, 4-8 июня 2018 г. Томск: Издательский Дом ТГУ, 2018. С. 73-74.
Ostanin S., Andreeva V., Butorina N., Tretyakov D. Fault-tolerant Synchronous FSM Network Design for Path Delay Faults //Proceedings of IEEE East-West Design & Test Symposium (EWDTS’2018), Kazan, 14-17 september 2018. [S. l.], 2018. P. 645-648.
Matrosova A., Ostanin S. Trojan Circuits Masking and Debugging of Combinational Circuits with LUT Insertion // 2018 IEEE International Conference on Automation, Quality and Testing, Robotics. AQTR 2018 (THETA 21), 24-26 may 2018, Cluj-Napoca, Romania. [Cluj-Napoca], 2018. P. 462‒467. 1 электрон. опт. диск (CD-R).
Detection and masking of trojan circuits in sequential logic / Matrosova A.Y., Mitrofanov E.V., Ostanin S.A., Butorina N.B. [et al] // Вестник Томского государственного университета. Управление, вычислительная техника и информатика. 2018. № 42. P. 89‒99. DOI: 10.17223/19988605/42/10
Матросова А.Ю., Останин С.А., Николаева Е.А. Синтез частично программируемых схем, ориентированный на маскирование вредоносных подсхем (Trojan Circuits) // Труды Института системного программирования РАН. 2017. Т. 29, № 5. С. 61‒74. DOI: 10.15514/ISPRAS-2017-29(5)-4
Matrosova A., Mitrofanov Е., Ostanin S., Kirienko I. Preventing and masking Trojan circuits triggering out of working area //2017 European Conference on Circuit Theory and Design (ECCTD), 4-6 september, 2017, Catania. Catania: IEEE Computer Society, 2017. P. 1-4. URL: http://ieeexplore.ieee.org/document/8093301/.
Matrosova A.Yu., S.A. Ostanin, I.E. Kirienko, E.A. Nikolaeva. A fault-tolerant sequential circuit design for stuck-at faults and path delay faults // Вестник Томского государственного университета. Управление, вычислительная техника и информатика. 2017. № 41. P. 61‒68.
Третьяков Д.А., Останин С.А. Использование пакета CUDD 3.0 для построения всех тестовых наборов для неисправности логической схемы в виде ROBDD-графа // Математическое и программное обеспечение информационных, технических и экономических систем : материалы V Междунар. молодежной науч. конф. Томск, 19-20 мая 2017 г. Томск: Изд. дом Том. гос. ун-та, 2017. С. 8‒10.
Ostanin S. Self-chеcking Synchrоnous FSM Netwоrk Design for Path Delay Faults // Proceedings of IEEE East-West Design & Test Symposium (EWDTS’2017) Novi Sad, Serbia, 29 september - 2 october 2017. Kharkov: IEEE Computer Society, 2017. P. 696‒699. DOI: 10.1109/EWDTS.2017.8110129
Matrosova A., Mitrofanov E.V., Ostanin S., Nikolaeva E. Detection and Masking of Trojan Circuits in Sequential Logic // Proceedings of IEEE East-West Design & Test Symposium (EWDTS’2017) Novi Sad, Serbia, 29 september - 2 october 2017. Kharkov: IEEE Computer Society, 2017. P. 137‒140. DOI: 10.1109/EWDTS.2017.8110101
Matrosova A., Ostanin S., Tretyakov D., Butorina N. Logic Circuit Design with Gates, LUTs and MUXs Oriented to Mask Faults // Proceedings of IEEE East-West Design & Test Symposium (EWDTS’2017) Novi Sad, Serbia, 29 september - 2 october 2017. Kharkov: IEEE Computer Society, 2017. P. 95‒98. DOI: 10.1109/EWDTS.2017.8110096
Matrosova A.Yu., Ostanin S.A., Singh V. Detection of false paths in logical circuits by joint analysis of the AND/OR trees and SSBDD-graphs // Automation and Remote Control. 2013. Vol. 74, № 9. P. 1164‒1177. DOI: 10.1134/S0005117913070084
Matrosova A.Y., Ostanin S.A., Kirienko I.E. Providing Reliability of Physical Systems: Partially Programmable Circuit Design // Russian Physics Journal. 2014. Vol. 57, № 6. P. 847‒852. DOI: 10.1007/s11182-014-0313-8
Matrosova A., Mitrofanov E., Ostanin S., Kirienko I. Trojan Circuits Preventing and Masking in Sequential Circuits // 2017 IEEE 23rd International Symposium on On-Line Testing and Robust System Design (IOLTS). Thessaloniki, Greece: IEEE Computer Society, 2017. P. 213‒214. URL: http://rpsonline.com.sg/rps2prod/FEDfRo2017/e-Proceedings/IOLTS2017/html/108.xml (date of access: 29.11.2022).
Matrosova A., Ostanin S., Kirienko I., Nikolaeva E. Fault-tolerant high performance scheme design //Proceedings of IEEE East-West Design & Test Symposium (EWDTS’2015). Ukraine, Kharkov: SCITEPRESS, 2015. P. 1-4.
Николаева Е.А., Останин С.А., Матросова А.Ю. Функции алгебры логики: учебно-методическое пособие. Томск: Изд-во Том. ун-та, 2013. 47 с.
Зиятдинова Э.Р., Останин С.А. Программа для работы с SBDD- и MTBDD-графами. Исследование их практического использования //Труды Томского государственного университета. Серия физико-математическая. Т. 297. Математическое и программное обеспечение информационных, технических и экономических систем : материалы III Всероссийской молодежной научной конференции. Томск, 22–23 мая 2015 г. Томск: Издательский Дом Томского государственного университета, 2015. С. 10-16.
Останин С.А., Кириенко И.Е., Лавров В.А. Синтез самопроверяемых последовательностных схем для неисправностей задержек путей //Известия вузов. Физика. 2016. Т. 59, № 8/2. С. 82-84.
Останин С.А., Матросова А.Ю., Буторина Н.Б., Гребнев А.О. Синтез монотонных детекторов для подмножества равновесных кодов //Известия вузов. Физика. 2016. Т. 59, № 8/2. С. 79-81.
Останин С.А., Матросова А.Ю., Кириенко И.Е., Николаева Е.А. Синтез отказоустойчивых последовательностных схем для неисправностей задержек путей //Известия вузов. Физика. 2016. Т. 59, № 8/2. С. 76-78.
Ostanin S., Matrosova A., Butorina N., Lavrov V. A Fault-tolerant Sequential Circuit Design for Soft Errors Based on Fault-Secure Circuit //Proceedings of IEEE East-West Design & Test Symposium (EWDTS’2016). Kharkov: IEEE Computer Society, 2016. P. 607-610.
Matrosova A., Ostanin S., Kirienko I., Nikolaeva E. A Fault-tolerant Sequential Circuit Design for SAFs and PDFs Soft Errors //2016 IEEE 22nd International Symposium on On-Line Testing and Robust System Design (IOLTS). Sant Feliu de Guixols, Spain: Institute of Electrical and Electronics Engineers Inc., 2016. P. 1-2. URL: http://ieeexplore.ieee.org/stamp/stamp.jsp?tp=&arnumber=7604655&isnumber=7604654.
Matrosova A., Ostanin S., Andreeva V. Patching circuit design based on reserved CLBs //Proceedings of 2016 IEEE International Conference on Automation, Quality and Testing, Robotics (AQTR). Romania: IEEE Computer Society, 2016. P. 49-54.
Останин С.А., Матросова А.Ю., Кириенко И.Е., Николаева Е.А. Синтез отказоустойчивых последовательностных схем для неисправностей задержек путей //Новые информационные технологии в исследовании сложных структур : материалы 11-й международной конференции, 6–10 июня 2016 г. Томск: Издательский Дом ТГУ, 2016. С. 59-60.
Останин С.А., Матросова А.Ю., Буторина Н.Б., Гребнев А.О. Синтез монотонных детекторов для подмножества равновесных кодов //Новые информационные технологии в исследовании сложных структур : материалы 11-й международной конференции, 6–10 июня 2016 г. Томск: Издательский Дом ТГУ, 2016. С. 58-59.
Останин С.А., Кириенко И.Е., Лавров В.А. Синтез самопроверяемых последовательностных схем для неисправностей задержек путей //Новые информационные технологии в исследовании сложных структур : материалы 11-й международной конференции, 6–10 июня 2016 г. Томск: Издательский Дом ТГУ, 2016. С. 56-57.
Matrosova A.Yu., Ostanin S.A., Nikolaeva E. A., Kirienko I.E. Fully delay and multiple stuck-at fault testable sequential circuit design // Вестник Томского государственного университета. Управление, вычислительная техника и информатика. 2015. № 4(33). P. 82‒90.
Останин С.А., Кириенко И.Е. Минимизация частично определенных булевых функций, представленных BDD-графами. //Известия вузов. Физика. 2015. Т. 58, № 11/2. С. 89-93.
Matrosova A.Yu., Ostanin S.A., Kirienko I.E., Nikolaeva Ekaterina Aleksandrovna. Fault-tolerant High Performance Scheme Disign //Proceedings of IEEE East-West Design & Test Symposium (EWDTS’2015). Ukraine, Kharkov: SCITEPRESS, 2015. P. 286-289.
Ostanin S.A., Kirienko I.E., Lavrov V.A. A Fault-Tolerant Combinational Circuit Design //Proceedings of IEEE East-West Design & Test Symposium (EWDTS’2015). Ukraine, Kharkov: SCITEPRESS, 2015. P. 302-305.
Matrosova A.Yu., Ostanin S.A., Kirienko I.E. Increasing Manufacturing Yield Using Partially Programmable Circuits with CLB implementation of Incompletely Specified Boolean Function of the Corresponding Subcircuit //Proceedings of 2015 IEEE 18th International Symposium on Design and Diagnostics of Electronic Circuits & Systems. Belgrade, Serbia: IEEE Computer Society, 2015. P. 267-270.
Matrosova A.Yu., Ostanin S.A., Kirienko I.E. Generating all Test Patterns for Stuck-at Faults and their Connection with the Incompletely Specified Boolean Function //Proceedings of the 14th Biennial Baltic Electronics Conference. Tallinn, Estonia, 2014. P. 85-88.
Гребнев А.О., Останин С.А. Версионная миграция структуры базы данных с использованием ECM7.Migrator //Информационные технологии и математическое моделирование (ИТММ-2014) : Материалы XIII Международной начно-практической конференции им. А. Ф. Терпугова (20-22 ноября 2014 г.). Часть 3. Томск: Издательский Дом Томского государственного университета, 2014. С. 32-36.
Матросова А.Ю., Останин С.А., Бухаров А.В., Кириенко И.Е. Поиск всех тестовых наборов для неисправности логической схемы и представление их ROBDD-графом //Новые информационные технологии в исследовании сложных структур: материалы Десятой российской конференции с международным участием. Томск: Издательский Дом ТГУ, 2014. С. 53-54.
Matrosova A.Yu., Ostanin S.A., Kirienko I.E. Generating all test patterns for stuck-at faults at a gate pole and their connection with the incompletely specified Boolean function of the corresponding subcircuit //Proceedings of the 14th Biennial Baltic Electronics Conference. Tallinn, Estonia, 2014. P. 85-88.
Matrosova A.Yu., Ostanin S.A., Kirienko I.E., Singh V. Partially programmable Circuit Design //Proceedings of IEEE East-West Design & Test Symposium (EWDTS 2014). Kiev, Ukraine, 2014. P. 164-167.
Matrosova A.Yu., Ostanin S.A., Kirienko I.E. All Stuck-at Fault Test Patterns and Incompletely Specified Boolean Functions //Proceeding of the 11th International Workshop on Boolean Problems. Freiberg, Germany, 2014. P. 165-170.
Матросова А.Ю., Останин С.А., Бухаров А.В., Кириенко И.Е. Поиск всех тестовых наборов для неисправности логической схемы и представление их ROBDD-графом // Вестник Томского государственного университета. Управление, вычислительная техника и информатика. 2014. № 2(27). С. 82‒89.
Матросова А.Ю., Останин С.А., Кириенко И.Е. Обеспечение надежности физических систем: синтез частично программируемых логических схем //Известия вузов. Физика. 2014. Т. 57, № 6. С. 127-132.
Matrosova A.Yu., Ostanin S.A., Melnikov A.V., Singh V. Observability Calculation of State Variable Oriented to Robust PDFs and LOC or LOS Techniques //Proceedings of IEEE East-West Design&Test Symposium (EWDTS 2012). Ukrain, 2012. P. 155-160.
Ostanin S.A. Testable Combinational Circuit Design Based on Free ZDD-implementationof Irredundant SOPof Boolean Function //Proceedings of IEEE East-West Design&Test Symposium (EWDTS 2013). Ukrain, 2013. P. 257-260.
Матросова А.Ю., Останин С.А., Сингх В. Обнаружение несущественных путей логических схем на основе совместного анализа и-или деревьев и SSBDD-графов // Автоматика и телемеханика. 2013. № 9. С. 126‒142.
Матросова А.Ю., Мельников А.В., Останин С.А., Сингх В. Оценка наблюдаемости внутренней переменной при использовании LOС-техники сканирования //Новые информационные технологии в исследовании сложных структур. Материалы девятой Российской конференции с международным участием. Томск: Изд-во НТЛ, 2012. С. 65.
Selection of the flip-flops for partial enhanced scan techniques / Matrosova A.Yu., Melnikov A.V., Mukhamedov R.V., Ostanin S.A. [et al] // Вестник Томского государственного университета. Управление, вычислительная техника и информатика. 2012. № 2(19). P. 112‒120.
Matrosova A.Yu., Nikolaeva E.A., Ostanin S.A., Singh V. Robust PDFs testing of combinational circuits based on covering BDDs // Вестник Томского государственного университета. Управление, вычислительная техника и информатика. 2012. № 3(20). P. 129‒138.
Останин С.А., Матросова А.Ю. Бинарные решающие диаграммы и их приложения: учебно-методический комплекс. Томск: Изд-во Том. ун-та, 2011
E. Nikolaeva, S. Ostanin, A. Matrosova, V. Singh. Robust PDFs Testing of Combinational Circuits based on Covering BDDs //Proceeding of IEEE Twelfth Workshop on RTL and High Level Testing (WRTLT2011). Jaipur, 2011. P. 1-6.
R. Mukhamedov, A. Melnikov, A. Matrosova, V. Singh, S. Ostanin. Selection of the Flip-Flops for Partial Enhanced Scan Techniques //Proceeding of IEEE Twelfth Workshop on RTL and High Level Testing (WRTLT2011). Jaipur, 2011. P. 1-5.
A. Melnikov, V. Singh, A. Matrosova, S. Ostanin. Using AND-OR tree for path delay faults //Proceeding of IEEE International Workshop on Processor Verification, Test and Debug (IWPVTD2011). Trondheim, 2011. P. 1-6.
S. Ostanin, N. Butorina. Implementation by the Special Formula of an Arbitrary Subset of Code Words of (m, n)-code for Designing of a Self-Testing Checker //Proceeding of IEEE East-West Design&Test Symposium. IEEE, 2011. P. 255-258.
E. Nikolaeva, S. Ostanin, A. Matrosova, V. Singh. PDFs Testing of Circuits Based on Covering BDDs //Proc. of the WiP Session of the 14th EUROMICRO Conference on Digital System Design. Оулу, 2011. P. 15-16.