Матросова Анжела Юрьевна
|
Основная информация |
|
Публикации |
|
Методические пособия |
|
Программа повышения конкурентоспособности |
|
История состояний |
{"":{"code":null,"name":null}}
Провкин В.А., Матросова А.Ю. Оценка искажения поведения логической схемы в присутствии неисправности // Материалы X-й Международной молодёжной научной конференции «Математическое и программное обеспечение информационных, технических и экономических систем», Томск, 26-29 мая 2023 г. Томск: Изд-во Том. гос. ун-та, 2023. С. 59‒69.
Останин С.А., Матросова А.Ю., Андреева В.В. Построение аппроксимирующих схем для синхронных автоматов в рамках технологии троирования // Вестник Томского государственного университета. Управление, вычислительная техника и информатика. 2023. № 62. С. 124‒131. DOI: 10.17223/19988605/62/14
Matrosova A.Yu., Ostanin S.A., Goshin G.G. Deriving Approximate Logic Circuits for TMR Technique // Russian Physics Journal. 2022. Vol. 65, № 4. P. 751‒760. DOI: 10.1007/s11182-022-02693-3
Провкин В.А., Матросова А.Ю. Графовые представления множеств всех достижимых реакций комбинационной схемы // Вестник Томского государственного университета. Управление, вычислительная техника и информатика. 2022. № 61. С. 128‒138. DOI: 10.17223/19988605/61/13
Laputenko A., Yevtushenko N., Andreeva V., Matrosova A. Deriving FSM-based tests using a,b−faults for Logic Circuits // 2022 IEEE Computer Society Annual Symposium on VLSI (ISVLSI) : proceedings. [Los Alamitos], 2022. P. 80‒85. DOI: 10.1109/ISVLSI54635.2022.00027
Останин С.А., Матросова А.Ю., Андреева В.В. Построение аппроксимирующих схем для синхронных автоматов в рамках технологии троирования // Новые информационные технологии в исследовании сложных структур: материалы Четырнадцатой международной конференции, 19-24 сентября 2022 г. Томск: Изд. дом Том. гос. ун-та, 2022. С. 78‒79.
Матросова А.Ю., Тычинский В.З., Андреева В.В. Сведение задачи поиска тестовых пар для робастно тестируемых неисправностей задержек пути к задаче выполнимости булевых формул // Новые информационные технологии в исследовании сложных структур: материалы Четырнадцатой международной конференции, 19-24 сентября 2022 г. Томск: Изд. дом Том. гос. ун-та, 2022. С. 73‒74.
Провкин В.А., Матросова А.Ю. Алгоритм построения ROBDD-графа, представляющего множество всех достижимых реакций комбинационной логической схемы // Новые информационные технологии в исследовании сложных структур: материалы Четырнадцатой международной конференции, 19-24 сентября 2022 г. Томск: Изд. дом Том. гос. ун-та, 2022. С. 72‒73.
Матросова А.Ю., Останин С.А., Гошин Г.Г. Построение аппроксимирующих схем в режиме троирования // Известия высших учебных заведений. Физика. 2022. Т. 65, № 4. С. 150‒159. DOI: 10.17223/00213411/65/4/150
Matrosova A.Yu., Chernyshov S.V., Kim O.Kh., Nikolaeva E.A. Constructing a Sequence Detecting Robustly Testable Path Delay Faults in Sequential Circuits // Automation and Remote Control. 2021. Vol. 82, № 11. P. 1949‒1965. DOI: 10.1134/S0005117921110102
Матросова А.Ю., Провкин В.А., Тычинский В.З., Николаева Е.А., Гошин Г.Г. Построение с использованием SAT-решателей схем, маскирующих логические неисправности и вредоносные подсхемы управляющих компонент сложных физических систем //Известия вузов. Физика. 2020. Т. 63, № 12. С. 114-123.
Матросова А.Ю., Чернышов С.В., Ким О.Х., Николаева Е.А. Построение последовательности, обнаруживающей робастно тестируемые неисправности задержек путей в схемах с памятью // Автоматика и телемеханика. 2021. № 11. С. 148‒168. DOI: 10.31857/S0005231021110106
Matrosova A.Yu., Andreeva V.V., Tychinskiy V.Z. SAT Solvers Application of Deriving All Test Pairs Detecting Robust Testable PDFs //2021 IEEE East-West Design & Test Symposium (EWDTS) : proceedings, Batumi, Georgia, 10–13 september 2021. [Red Hook]: IEEE, 2021. P. 252-255.
Matrosova A., Provkin V. Applying Incompletely Specified Boolean Functions for Patch Circuit Generation //2021 IEEE East-West Design & Test Symposium (EWDTS) : proceedings, Batumi, Georgia, 10–13 september 2021. [Red Hook]: IEEE, 2021. P. 238-241.
Провкин В.А., Матросова А.Ю., Енютина А.И. О возможностях введения дополнительных вентилей с целью обфускации логических схем //Математическое и программное обеспечение информационных, технических и экономических систем : материалы VIII Международной молодежной научной конференции. Томск, 26-30 мая 2021 г. Томск: Изд-во Том. ун-та, 2021. С. 202-207.
Masking Circuit Faults and Trojan Circuit Injections Using Sat Solvers / Matrosova A.Yu., Provkin V.A., Tychinskiy V.Z., Nikolaeva E.A. [et al] // Russian Physics Journal. 2021. Vol. 63, № 12. P. 2178‒2188. DOI: 10.1007/s11182-021-02287-5
Матросова А.Ю., Чернышов С.В. Алгоритмы построения последовательности, доставляющей тестовые пары для робастно тестируемых PDFs с использованием операций над ROBDD-графами //Математическое и программное обеспечение информационных, технических и экономических систем : материалы Международной научной конференции, Томск, 28-30 мая 2020 г. Томск: Изд-во Том. ун-та, 2020. С. 169-178.
Матросова А.Ю., Тычинский В.З., Андреева В.В. Построение тестовых последовательностей для робастно тестируемых неисправностей задержек путей с низкой потребляемой мощностью с использованием SAT-решателей и ROBDD-графов //Проблемы разработки перспективных микро- и наноэлектронных систем (МЭС). 2020. № 2. С. 43-49.
Матросова А.Ю., Провкин В.А., Андреева В.В. Маскирование неисправностей полюсов логических схем с использованием частичных функций //Известия Саратовского университета. Новая серия. Серия: Математика. Механика. Информатика. 2020. Т. 20, № 4. С. 517-526.
Matrosova A., Provkin V. Masking Internal Node Logical Faults and Trojan Circuits Injections with Using SAT Solvers //2020 IEEE International Conference on Automation, Quality and Testing, Robotics (AQTR 2020), Cluj-Napoca, Romania 21 – 23 May 2020. Proceedings. New York, USA: IEEE, 2020. P. 1-4.
Матросова А.Ю., Чернышов С.В. Построение последовательности, доставляющей тестовую пару для робастно тестируемой неисправности задержки пути //Новые информационные технологии в исследовании сложных структур: материалы Тринадцатой Международной конференции, 7–9 сентября 2020 г. Томск: Издательский Дом Томского государственного университета, 2020. С. 137.
Программируемая коммутационная среда / Матросова А.Ю., Ким О.Х., Солдатов А.И., Солдатов А.А. [и др.] // Вестник Томского государственного университета. Управление, вычислительная техника и информатика. 2020. № 50. С. 114‒122. DOI: 10.17223/19988605/50/14
Correction to: Finding False Paths in Sequential Circuits / Matrosova A.Yu., Andreeva V.V., Chernyshov S.V., Rozhkova S.V. [et al] // Russian Physics Journal. 2018. Vol. 60, № 11. P. 2050. DOI: 10.1007/s11182-018-1325-6
Matrosova A.Yu., Andreeva V.V., Tychinskiy V.Z., Goshin G.G. Applying ROBDDs for Logical Circuit Delay Testing // Russian Physics Journal. 2019. Vol. 62, № 5. P. 827‒834. DOI: 10.1007/s11182-019-01784-y
Матросова А.Ю., Андреева В.В., Тычинский В.З., Гошин Г.Г. Использование ROBDD-графов для тестирования задержек логических схем //Известия вузов. Физика. 2019. Т. 62, № 5. С. 86-94.
Ложкин А.С., Матросова А.Ю., Фатеева Э.С. Построение частичных функций для подсхем // Труды Томского государственного университета. – Т. 304. Серия физико-математическая: Математическое и программное обеспечение информационных, технических и экономических систем : материалы VII Междунар. молодежной науч. конф. Томск, 23-25 мая 2019 г. Томск: Изд. дом Том. гос. ун-та, 2019. С. 183‒190.
Matrosova A., Provkin V., Nikolaeva E. Masking Internal Node Faults and Trojan Circuits in Logical Circuits //Proceedings of 2019 IEEE East-West Design & Test Symposium (EWDTS), 13-16 september 2019, Batumi. Kharkov: IEEE, 2019. P. 416-419.
Matrosova A., Ostanin S., Chernyshov S. Masking Robust Testable PDFs //Proceedings of 2019 IEEE East-West Design & Test Symposium (EWDTS), 13-16 september 2019, Batumi. Kharkov: IEEE, 2019. P. 420-423.
Matrosova A., Andreeva V., Tychinskiy V. Deriving Low Power Test Sequences Detecting Robust Testable PDFs //Proceedings of 2019 IEEE East-West Design & Test Symposium (EWDTS), 13-16 september 2019, Batumi. Kharkov: IEEE, 2019. P. 406-409.
Матросова А.Ю., Провкин В.А., Андреева В.В. Маскирование неисправностей полюсов логических схем с использованием частичных функций // Информационные технологии и математическое моделирование (ИТММ-2019): материалы XVIII Междунар. конф. им. А. Ф. Терпугова, 26−30 июня 2019 г. Ч. 2. Томск: Изд-во НТЛ, 2019. С. 21‒25.
Matrosova A., Ostanin S., Chernyshov S. Finding False Paths for Sequential Circuits Using Operations on ROBDDs //2018 IEEE 24th International Symposium on On-Line Testing and Robust System Design (IOLTS 2018), 2-4 july 2018. [S. l.]: Institute of Electrical and Electronics Engineers Inc., 2018. P. 240-242. URL: https://ieeexplore.ieee.org/document/8474213 (date of access: 25.12.2018).
Matrosova A.Yu., Andreeva V.V., Nikolaeva E.A. Finding Test Pairs for PDFs in Logic Circuits Based on Using Operations on ROBDDs // Russian Physics Journal. 2018. Vol. 61, № 5. P. 994‒999. DOI: 10.1007/s11182-018-1488-1
Матросова А.Ю., Провкин В.А. О повышении защищённости логических схем от внедрения вредоносных подсхем //Математическое и программное обеспечение информационных, технических и экономических систем : материалы VI Междунар. молодежной науч. конф. Томск, 24-26 мая 2018 г. Томск: Издательский Дом ТГУ, 2018. С. 10-14.
Чернышов С.В., Матросова А.Ю. Поиск ложных путей в последовательностных схемах с использованием ROBDD //Математическое и программное обеспечение информационных, технических и экономических систем : материалы VI Междунар. молодежной науч. конф. Томск, 24-26 мая 2018 г. Томск: Издательский Дом ТГУ, 2018. С. 3-9.
Матросова А.Ю., Андреева В.В. Обнаружение робастно тестируемых неисправностей задержек путей //Новые информационные технологии в исследовании сложных структур : материалы Двенадцатой конф. с междунар. участием, 4-8 июня 2018 г. Томск: Издательский Дом ТГУ, 2018. С. 93-94.
Матросова А.Ю., Останин С.А., Чернышов С.В. Поиск ложных путей в логических схемах из двухвходовых вентилей с использованием операций над ROBDD-графами //Новые информационные технологии в исследовании сложных структур : материалы Двенадцатой конф. с междунар. участием, 4-8 июня 2018 г. Томск: Издательский Дом ТГУ, 2018. С. 88-89.
Провкин В.А., Матросова А.Ю. О повышении защищённости логических схем от внедрения вредоносных подсхем // Новые информационные технологии в исследовании сложных структур : материалы Двенадцатой конф. с междунар. участием, 4-8 июня 2018 г. Томск: Изд. дом Том. гос. ун-та, 2018. С. 80‒81.
Матросова А.Ю., Останин С.А., Николаева Е.А. Синтез частично программируемых схем, маскирующих логические неисправности элементов //Новые информационные технологии в исследовании сложных структур : материалы Двенадцатой конф. с междунар. участием, 4-8 июня 2018 г. Томск: Издательский Дом ТГУ, 2018. С. 73-74.
Matrosova A., Chernyshov S., Goshin G., Kudin D. Forming Patch Functions and Combinational Circuit Rectification //Proceedings of IEEE East-West Design & Test Symposium (EWDTS’2018), Kazan, 14-17 september 2018. [S. l.], 2018. P. 726-730.
Ahlawat S., Tudu J., Matrosova A., Singh V. A High Performance Scan Flip-Flop Design for Serial and Mixed Mode Scan Test //IEEE Transactions on Device and Materials Reliability. 2018. Vol. 18, № 2. P. 321-331.
Matrosova A., Ostanin S. Trojan Circuits Masking and Debugging of Combinational Circuits with LUT Insertion // 2018 IEEE International Conference on Automation, Quality and Testing, Robotics. AQTR 2018 (THETA 21), 24-26 may 2018, Cluj-Napoca, Romania. [Cluj-Napoca], 2018. P. 462‒467. 1 электрон. опт. диск (CD-R).
Shah T., Matrosova A., Fujita M., Singh V. Multiple stuck-at fault testability analysis of ROBDD based combinational circuit design //Journal of Electronic Testing. 2018. Vol. 34, № 1. P. 53-65.
Detection and masking of trojan circuits in sequential logic / Matrosova A.Y., Mitrofanov E.V., Ostanin S.A., Butorina N.B. [et al] // Вестник Томского государственного университета. Управление, вычислительная техника и информатика. 2018. № 42. P. 89‒99. DOI: 10.17223/19988605/42/10
Finding false paths in sequential circuits / Matrosova A.Y., Andreeva V.V., Chernyshov S.V., Rozhkova S.V. [et al] // Russian Physics Journal. 2018. Vol. 60, № 10. P. 1837‒1844. DOI: 10.1007/s11182-018-1290-0
Матросова А.Ю., Останин С.А., Николаева Е.А. Синтез частично программируемых схем, ориентированный на маскирование вредоносных подсхем (Trojan Circuits) // Труды Института системного программирования РАН. 2017. Т. 29, № 5. С. 61‒74. DOI: 10.15514/ISPRAS-2017-29(5)-4
Matrosova A., Mitrofanov Е., Ostanin S., Kirienko I. Preventing and masking Trojan circuits triggering out of working area //2017 European Conference on Circuit Theory and Design (ECCTD), 4-6 september, 2017, Catania. Catania: IEEE Computer Society, 2017. P. 1-4. URL: http://ieeexplore.ieee.org/document/8093301/.
Matrosova A.Yu., S.A. Ostanin, I.E. Kirienko, E.A. Nikolaeva. A fault-tolerant sequential circuit design for stuck-at faults and path delay faults // Вестник Томского государственного университета. Управление, вычислительная техника и информатика. 2017. № 41. P. 61‒68.
Обнаружение ложных путей в последовательностных схемах / Матросова А.Ю., Андреева В.В., Чернышов С.В., Рожкова С.В. [и др.] // Известия высших учебных заведений. Физика. 2017. Т. 60, № 10. С. 170‒178.
Matrosova A.Y., Nikolaeva E.A., Rumyanceva E.V. Delay testable logical circuit design // Russian Physics Journal. 2013. Vol. 55, № 11. P. 1370‒1372. DOI: 10.1007/s11182-013-9969-8
Matrosova A., Mitrofanov E.V., Ostanin S., Nikolaeva E. Detection and Masking of Trojan Circuits in Sequential Logic // Proceedings of IEEE East-West Design & Test Symposium (EWDTS’2017) Novi Sad, Serbia, 29 september - 2 october 2017. Kharkov: IEEE Computer Society, 2017. P. 137‒140. DOI: 10.1109/EWDTS.2017.8110101
Matrosova A., Ostanin S., Tretyakov D., Butorina N. Logic Circuit Design with Gates, LUTs and MUXs Oriented to Mask Faults // Proceedings of IEEE East-West Design & Test Symposium (EWDTS’2017) Novi Sad, Serbia, 29 september - 2 october 2017. Kharkov: IEEE Computer Society, 2017. P. 95‒98. DOI: 10.1109/EWDTS.2017.8110096
Matrosova A.Yu., Ostanin S.A., Singh V. Detection of false paths in logical circuits by joint analysis of the AND/OR trees and SSBDD-graphs // Automation and Remote Control. 2013. Vol. 74, № 9. P. 1164‒1177. DOI: 10.1134/S0005117913070084
Matrosova A.Y., Ostanin S.A., Kirienko I.E. Providing Reliability of Physical Systems: Partially Programmable Circuit Design // Russian Physics Journal. 2014. Vol. 57, № 6. P. 847‒852. DOI: 10.1007/s11182-014-0313-8
Toral Shah, Anzhela Matrosova, Virendra Singh. PDF testability of a combinational circuit derived by covering ROBDD nodes using Invert-And-Or circuits //2015, 19th International Symposium on VLSI Design and Test (VDAT 2015) [Electronic resource] : proceeding, 26-29 june 2015. Ahmedabad: IEEE Computer Society, 2015. P. 1-2. URL: http://ieeexplore.ieee.org/document/7208130/.
Shah T, Matrosova A., Binod K., Masahiro F., Singh V. Testing multiple stuck-at faults of ROBDD based combinational circuit design //2017, 18th IEEE Latin American Test Symposium (LATS) [Electronic resource], 13-15 march 2017. [Bogota]: IEEE Computer Society, 2017. P. 1-6. URL: http://ieeexplore.ieee.org.
Shah T, Matrosova A., Singh V. Test Pattern Generation to Detect Multiple Faults in ROBDD based Combinational Circuits //2017 IEEE 23rd International Symposium on On-Line Testing and Robust System Design (IOLTS). Thessaloniki, Greece: IEEE Computer Society, 2017. P. 211-212. URL: http://rpsonline.com.sg/rps2prod/FEDfRo2017/e-Proceedings/IOLTS2017/html/107.xml.
Matrosova A., Mitrofanov E., Ostanin S., Kirienko I. Trojan Circuits Preventing and Masking in Sequential Circuits // 2017 IEEE 23rd International Symposium on On-Line Testing and Robust System Design (IOLTS). Thessaloniki, Greece: IEEE Computer Society, 2017. P. 213‒214. URL: http://rpsonline.com.sg/rps2prod/FEDfRo2017/e-Proceedings/IOLTS2017/html/108.xml (date of access: 29.11.2022).
Matrosova A., Mitrofanov Е., Shax T. Simplification of fully delay testable combinational circuits and finding of PDF test pairs // Вестник Томского государственного университета. Управление, вычислительная техника и информатика. 2017. № 39. С. 85‒93. DOI: 10.17223/19988605/39/11
Ahlawat S., Tudu J., Matrosova A., Singh V. A New Scan Flip Flop Design to Eliminate Performance Penalty of Scan //2015 IEEE 24th Asian Test Symposium (ATS). Mumbai: IEEE Computer Society, 2015. P. 25-30. http://ieeexplore.ieee.org/xpl/mostRecentIssue.jsp?punumber=7421875.
Matrosova A., Ostanin S., Kirienko I., Nikolaeva E. Fault-tolerant high performance scheme design //Proceedings of IEEE East-West Design & Test Symposium (EWDTS’2015). Ukraine, Kharkov: SCITEPRESS, 2015. P. 1-4.
Matrosova A.Y., Mitrofanov E.V., Akhynova D.I. Mathematical processing of physics experimental data: Providing reliability of physical systems: Fully delay testable logical circuit design with compact representation of all pdf test pairs // Russian Physics Journal. 2015. Vol. 58, № 9. P. 1321‒1330. DOI: 10.1007/s11182-016-0650-x
Николаева Е.А., Останин С.А., Матросова А.Ю. Функции алгебры логики: учебно-методическое пособие. Томск: Изд-во Том. ун-та, 2013. 47 с.
Matrosova A.Yu., Kirienko I.E., Tomkov V.V., Miryutov A.A. Reliability of Physical Systems: Detection of Malicious Subcircuits (Trojan Circuits) in Sequential Circuits // Russian Physics Journal. 2016. Vol. 59, № 8. P. 1281‒1288. DOI: 10.1007/s11182-016-0903-8
A. Matrosova, E. Mitrofanov. Pseudo-exhaustive Testing of Sequential Circuits for Multiple Stuck-at Faults //Proceedings of IEEE East-West Design & Test Symposium (EWDTS’2016). Kharkov: IEEE Computer Society, 2016. P. 533-536.
A. Matrosova, V. Andreeva, A. Melnikov. ROBDDs Application for Finding the Shortest Transfer Sequence of Sequential Circuit or Only Revealing Existence of this Sequence without Deriving the Sequence itself //Proceedings of IEEE East-West Design & Test Symposium (EWDTS’2016). Kharkov: IEEE Computer Society, 2016. P. 513-516.
Матросова А.Ю., Томков В.В. Использование точных оценок управляемости и наблюдаемости для выявления вредоносных подсхем (Trojan Circuits) в последовательностных схемах //Известия вузов. Физика. 2016. Т. 59, № 8/2. С. 68-71.
Останин С.А., Матросова А.Ю., Буторина Н.Б., Гребнев А.О. Синтез монотонных детекторов для подмножества равновесных кодов //Известия вузов. Физика. 2016. Т. 59, № 8/2. С. 79-81.
Останин С.А., Матросова А.Ю., Кириенко И.Е., Николаева Е.А. Синтез отказоустойчивых последовательностных схем для неисправностей задержек путей //Известия вузов. Физика. 2016. Т. 59, № 8/2. С. 76-78.
Ostanin S., Matrosova A., Butorina N., Lavrov V. A Fault-tolerant Sequential Circuit Design for Soft Errors Based on Fault-Secure Circuit //Proceedings of IEEE East-West Design & Test Symposium (EWDTS’2016). Kharkov: IEEE Computer Society, 2016. P. 607-610.
Shah T, Singh V., Matrosova A. ROBDD Based Path Delay Fault Testable Combinational Circuit Synthesis //Proceedings of IEEE East-West Design & Test Symposium (EWDTS’2016). Kharkov: IEEE Computer Society, 2016. P. 181-184.
Ahlawat S., Tudu J., Matrosova A., Singh V. A High Performance Scan Flip-Flop Design for Serial and Mixed Mode Scan Test //2016 IEEE 22nd International Symposium on On-Line Testing and Robust System Design (IOLTS). Sant Feliu de Guixols, Spain, 2016. P. 233-238. URL:: http://ieeexplore.ieee.org/stamp/stamp.jsp?tp=&arnumber=7604655&isnumber=7604654.
Matrosova A., Ostanin S., Kirienko I., Nikolaeva E. A Fault-tolerant Sequential Circuit Design for SAFs and PDFs Soft Errors //2016 IEEE 22nd International Symposium on On-Line Testing and Robust System Design (IOLTS). Sant Feliu de Guixols, Spain: Institute of Electrical and Electronics Engineers Inc., 2016. P. 1-2. URL: http://ieeexplore.ieee.org/stamp/stamp.jsp?tp=&arnumber=7604655&isnumber=7604654.
Matrosova A.Yu., Lipskii V.B. Properties of pairs of test vectors detecting path delay faults in high performance VLSI logical circuits // Automation and Remote Control. 2015. Vol. 76, № 4. P. 658‒667. DOI: 10.1134/S0005117915040104
Матросова А.Ю., Кириенко И.Е., Томков В.В., Мирютов А.А. Обеспечение надежности физических систем: выявление мест возможного включения вредоносных подсхем (trojan circuits) в последовательностных схемах //Известия вузов. Физика. 2016. Т. 59, № 8. С. 140-147.
Matrosova A., Ostanin S., Andreeva V. Patching circuit design based on reserved CLBs //Proceedings of 2016 IEEE International Conference on Automation, Quality and Testing, Robotics (AQTR). Romania: IEEE Computer Society, 2016. P. 49-54.
Матросова А.Ю., Томков В.В., Ахунова Д.И. Использование точных оценок управляемости и наблюдаемости для выявления вредоносных подсхем (Trojan Circuits) в последовательностных схемах //Новые информационные технологии в исследовании сложных структур : материалы 11-й международной конференции, 6–10 июня 2016 г. Томск: Издательский Дом ТГУ, 2016. С. 54-55.
Останин С.А., Матросова А.Ю., Кириенко И.Е., Николаева Е.А. Синтез отказоустойчивых последовательностных схем для неисправностей задержек путей //Новые информационные технологии в исследовании сложных структур : материалы 11-й международной конференции, 6–10 июня 2016 г. Томск: Издательский Дом ТГУ, 2016. С. 59-60.
Останин С.А., Матросова А.Ю., Буторина Н.Б., Гребнев А.О. Синтез монотонных детекторов для подмножества равновесных кодов //Новые информационные технологии в исследовании сложных структур : материалы 11-й международной конференции, 6–10 июня 2016 г. Томск: Издательский Дом ТГУ, 2016. С. 58-59.
Matrosova A.Yu., Ostanin S.A., Nikolaeva E. A., Kirienko I.E. Fully delay and multiple stuck-at fault testable sequential circuit design // Вестник Томского государственного университета. Управление, вычислительная техника и информатика. 2015. № 4(33). P. 82‒90.
Matrosova A.Yu., Mitrofanov E.V., Shah T. Multiple Stuck-at Fault Testability of a Combinational Circuit Derived by Covering ROBDD Nodes by Invert-And-Or Sub-circuits //Proceedings of IEEE East-West Design & Test Symposium (EWDTS’2015). Ukraine, Kharkov: SCITEPRESS, 2015. P. 290-293.
Matrosova A.Yu., Ostanin S.A., Kirienko I.E., Nikolaeva Ekaterina Aleksandrovna. Fault-tolerant High Performance Scheme Disign //Proceedings of IEEE East-West Design & Test Symposium (EWDTS’2015). Ukraine, Kharkov: SCITEPRESS, 2015. P. 286-289.
Matrosova A.Yu., Andreeva Valentina Valerevna, Tomkov V.V. Fully Delay and Multiple Stuck-at Faults Testable FSM Design //Proceedings of IEEE East-West Design & Test Symposium (EWDTS’2015). Ukraine, Kharkov: SCITEPRESS, 2015. P. 212-215.
Matrosova A.Yu., Mitrofanov E.V., Shah T. Simplification of Fully Delay Testable Combinational Circuits //Proceedings of the 21st IEEE International On-Line Testing Symposium. Danvers, Massachusetts, 2015. P. 44-45. Флэш-диск.
Матросова А.Ю., Митрофанов Е.В., Ахунова Д.И. Обеспечение надежности физических систем: синтез логических схем, в которых задержка каждого пути обнаружима, с одновременным компактным представлением тестовых пар //Известия вузов. Физика. 2015. Т. 58, № 9. С. 105-114.
Matrosova A.Yu., Ostanin S.A., Kirienko I.E. Increasing Manufacturing Yield Using Partially Programmable Circuits with CLB implementation of Incompletely Specified Boolean Function of the Corresponding Subcircuit //Proceedings of 2015 IEEE 18th International Symposium on Design and Diagnostics of Electronic Circuits & Systems. Belgrade, Serbia: IEEE Computer Society, 2015. P. 267-270.
Matrosova A.Yu., Mitrofanov E.V. Fully Delay Testable Sequential Circuits and Problem of their Structural Simplification //Proceedings of the 14th Biennial Baltic Electronics Conference. Tallinn, Estonia, 2014. P. 93-96.
Matrosova A.Yu., Ostanin S.A., Kirienko I.E. Generating all Test Patterns for Stuck-at Faults and their Connection with the Incompletely Specified Boolean Function //Proceedings of the 14th Biennial Baltic Electronics Conference. Tallinn, Estonia, 2014. P. 85-88.
Матросова А.Ю., Шульга С.А., Ирдынеева Е.П. Обнаружение ложных путей в схемах с памятью //Информационные технологии и математическое моделирование (ИТММ-2014) : Материалы XIII Международной начно-практической конференции им. А. Ф. Терпугова (20-22 ноября 2014 г.). Часть 3. Томск: Издательский Дом Томского государственного университета, 2014. С. 46-54.
Матросова А.Ю., Липский В.Б. Свойства пар тестовых наборов, обнаруживающих неисправности задержек путей в логических схемах VLSI высокой производительности // Автоматика и телемеханика. 2015. № 4. С. 135‒148.
Матросова А.Ю., Останин С.А., Бухаров А.В., Кириенко И.Е. Поиск всех тестовых наборов для неисправности логической схемы и представление их ROBDD-графом //Новые информационные технологии в исследовании сложных структур: материалы Десятой российской конференции с международным участием. Томск: Издательский Дом ТГУ, 2014. С. 53-54.
Matrosova A.Yu., Mitrofanov E.V. Fully delay testable sequential circuits and problem of their structural minimization //Proceedings of the 14th Biennial Baltic Electronics Conference. Tallinn, Estonia, 2014. P. 93-96.
Matrosova A.Yu., Ostanin S.A., Kirienko I.E. Generating all test patterns for stuck-at faults at a gate pole and their connection with the incompletely specified Boolean function of the corresponding subcircuit //Proceedings of the 14th Biennial Baltic Electronics Conference. Tallinn, Estonia, 2014. P. 85-88.
Matrosova A.Yu., Ostanin S.A., Kirienko I.E., Singh V. Partially programmable Circuit Design //Proceedings of IEEE East-West Design & Test Symposium (EWDTS 2014). Kiev, Ukraine, 2014. P. 164-167.
Matrosova A.Yu., Mitrofanov E.V., Rumyanceva E.V. Combinational Part Structure Simplification of Fully delay Testable Sequential Circuit //Proceedings of IEEE East-West Design & Test Symposium (EWDTS 2014). Kiev, Ukraine, 2014. P. 168-172.
Matrosova A.Yu., Kudin D.V., Nikolaeva E.A. Combinational Circuits without False Paths //Proceedings of IEEE East-West Design & Test Symposium (EWDTS 2014). Kiev, Ukraine, 2014. P. 179-184.
Matrosova A.Yu., Ostanin S.A., Kirienko I.E. All Stuck-at Fault Test Patterns and Incompletely Specified Boolean Functions //Proceeding of the 11th International Workshop on Boolean Problems. Freiberg, Germany, 2014. P. 165-170.
Матросова А.Ю. Памяти Аркадия Дмитриевича Закревского // Вестник Томского государственного университета. Управление, вычислительная техника и информатика. 2014. № 2(27). С. 90‒91.
Матросова А.Ю., Останин С.А., Бухаров А.В., Кириенко И.Е. Поиск всех тестовых наборов для неисправности логической схемы и представление их ROBDD-графом // Вестник Томского государственного университета. Управление, вычислительная техника и информатика. 2014. № 2(27). С. 82‒89.
Матросова А.Ю., Останин С.А., Кириенко И.Е. Обеспечение надежности физических систем: синтез частично программируемых логических схем //Известия вузов. Физика. 2014. Т. 57, № 6. С. 127-132.
Matrosova A.Yu., Nikolaeva E.A., Singh V., Kudin D.V. PDF testability of the circuits derived by special covering ROBDDs with gates //Proceedings of IEEE East-West Design&Test Symposium (EWDTS 2012). Ukrain, 2012. P. 146-150.
Matrosova A.Yu., Ostanin S.A., Melnikov A.V., Singh V. Observability Calculation of State Variable Oriented to Robust PDFs and LOC or LOS Techniques //Proceedings of IEEE East-West Design&Test Symposium (EWDTS 2012). Ukrain, 2012. P. 155-160.
Матросова А.Ю., Буторина Н.Б., Якимова Н.О. Синтез детекторов равновесных кодов с использованиеммонотонных функций //Известия вузов. Физика. 2013. Т. 56, № 9/2. С. 171-174.
Матросова А.Ю., Громов М.Л., Жамнов В.В., Николаева Е.А. Поиск простой цепи ограниченной длины в условиях динамически изменяющихся весов дуг //Известия вузов. Физика. 2013. Т. 56, № 9/2. С. 159-162.
Matrosova A.Yu., Mitrofanov E.V., Singh V. Delay Testable Sequential Circuit Designs //Proceedings of IEEE East-West Design&Test Symposium (EWDTS 2013). Ukrain, 2013. P. 293-296.
Матросова А.Ю., Митрофанов Е.В. Синтез легкотестируемых схем с памятью с использованием (1, n) кодирования состояний //Актуальные вопросы развития систем железнодорожной автоматики и телемеханики. Санкт-Петербург, 2013. С. 125-130.
Матросова А.Ю. Синтез легко тестируемых последовательностных схем // Вестник Томского государственного университета. Управление, вычислительная техника и информатика. 2013. № 2(23). С. 140‒148.
Матросова А.Ю., Кудин Д.В., Николаева Е.А. Обеспечение тестируемостизадержек путей при синтезе схем покрытием BDD-графов // Вестник Томского государственного университета. Управление, вычислительная техника и информатика. 2013. № 2(23). С. 130‒139.
Матросова А.Ю., Останин С.А., Сингх В. Обнаружение несущественных путей логических схем на основе совместного анализа и-или деревьев и SSBDD-графов // Автоматика и телемеханика. 2013. № 9. С. 126‒142.
Матросова А.Ю., Николаева Е.А., Сингх В. Синтез дискретных схем, контроле пригодных относительно неисправностей задержек путей //Новые информационные технологии в исследовании сложных структур. Материалы девятой Российской конференции с международным участием. Томск: Изд-во НТЛ, 2012. С. 66.
Матросова А.Ю., Мельников А.В., Останин С.А., Сингх В. Оценка наблюдаемости внутренней переменной при использовании LOС-техники сканирования //Новые информационные технологии в исследовании сложных структур. Материалы девятой Российской конференции с международным участием. Томск: Изд-во НТЛ, 2012. С. 65.
Матросова А.Ю., Николаева Е.А., Румянцева Е.В. Синтез логических схем, контролепригодных относительно неисправностей задержек путей //Известия вузов. Физика. 2012. Т. 55, № 11. С. 114-116.
Selection of the flip-flops for partial enhanced scan techniques / Matrosova A.Yu., Melnikov A.V., Mukhamedov R.V., Ostanin S.A. [et al] // Вестник Томского государственного университета. Управление, вычислительная техника и информатика. 2012. № 2(19). P. 112‒120.
Matrosova A.Yu., Nikolaeva E.A., Ostanin S.A., Singh V. Robust PDFs testing of combinational circuits based on covering BDDs // Вестник Томского государственного университета. Управление, вычислительная техника и информатика. 2012. № 3(20). P. 129‒138.
Голубева О.И., Матросова А.Ю. Введение в теорию графов. Томск: Изд-во Том. ун-та, 2011. 32c.
Андреева В.В., Матросова А.Ю. Логическое программирование на языке ПРОЛОГ: учебно-методический комплекс. Томск: Изд-во Том. ун-та, 2011. 100c.
Останин С.А., Матросова А.Ю. Бинарные решающие диаграммы и их приложения: учебно-методический комплекс. Томск: Изд-во Том. ун-та, 2011
E. Nikolaeva, S. Ostanin, A. Matrosova, V. Singh. Robust PDFs Testing of Combinational Circuits based on Covering BDDs //Proceeding of IEEE Twelfth Workshop on RTL and High Level Testing (WRTLT2011). Jaipur, 2011. P. 1-6.
R. Mukhamedov, A. Melnikov, A. Matrosova, V. Singh, S. Ostanin. Selection of the Flip-Flops for Partial Enhanced Scan Techniques //Proceeding of IEEE Twelfth Workshop on RTL and High Level Testing (WRTLT2011). Jaipur, 2011. P. 1-5.
A. Melnikov, V. Singh, A. Matrosova, S. Ostanin. Using AND-OR tree for path delay faults //Proceeding of IEEE International Workshop on Processor Verification, Test and Debug (IWPVTD2011). Trondheim, 2011. P. 1-6.
V. Singh, K. Vinutha, M. S. Gaur, A. Matrosova. Fault Grading at Higher Level of Abstraction //Proceeding of IEEE International Workshop on Processor Verification, Test and Debug (IWPVTD2011). Trondheim, 2011. P. 1-6.
A. Matrosova, R. Mukhamedov, A. Melnikov, V. Singh. Selection of the State Variables for Partial Enhanced Scan Techniques //Proceeding of IEEE East-West Design&Test Symposium. IEEE, 2011. P. 285-289.
Матросова А.Ю., Кудин Д.В., Николаева Е.А. Обнаружение ложных путей в комбинационной схеме // Вестник Томского государственного университета. Управление, вычислительная техника и информатика. 2011. № 2(15). С. 99‒107.
E. Nikolaeva, S. Ostanin, A. Matrosova, V. Singh. PDFs Testing of Circuits Based on Covering BDDs //Proc. of the WiP Session of the 14th EUROMICRO Conference on Digital System Design. Оулу, 2011. P. 15-16.
